视频: 24 | 总时长: 00:00 | 总播放: 2,446 | 创建: 2年前 | 更新: 2年前

专辑: UVM SystemVerilog Basics

视频列表

播放排序:

专辑信息

Cadence中国
2年前
Introduction to the Universal Verification Methodology (UVM) for SystemVerilog. Explanation of the concepts, architecture and components of UVM. 全部专辑信息